pcb(學(xué)DXP畫(huà)原理圖和PCB圖需要哪些)

1.學(xué)DXP畫(huà)原理圖和PCB圖需要哪些基礎知識

如果你已經(jīng)基本掌握了DXP的畫(huà)圖技巧，只需要去熟悉你要畫(huà)的圖的原理，將他們分模塊然后分別連就好了，開(kāi)始先學(xué)一點(diǎn)簡(jiǎn)單點(diǎn)得。比如先畫(huà)用89C51和74HC595驅動(dòng)數碼管、蜂鳴器、等等。多畫(huà)幾次就會(huì )勒。這種東西就是自己多練，看視頻也就這樣。

我學(xué)了數電模電電路理論，但是畫(huà)電路原理圖，PCB 也沒(méi)感覺(jué)用了什么那知識。老師應該有給電路圖吧。照著(zhù)把原理圖先畫(huà)出來(lái)先。畫(huà)完再看。其實(shí)畫(huà)電路不需要會(huì )分析電路，分析好了電路也不一定畫(huà)的出來(lái)、這個(gè)看你到底是想干嘛。、做雙面板就直接開(kāi)始畫(huà)原理圖，然后封裝什么的都弄好了，導入生成PCB。排版。布線(xiàn)就完了。

2.pcb布線(xiàn)基礎知識

布線(xiàn)（Layout）是PCB設計工程師最基本的工作技能之一。

走線(xiàn)的好壞將直接影響到整個(gè)系統的性能，大多數高速的設計理論也要最終經(jīng)過(guò)Layout得以實(shí)現并驗證，由此可見(jiàn)，布線(xiàn)在高速PCB設計中是至關(guān)重要的。下面將針對實(shí)際布線(xiàn)中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線(xiàn)策略。

主要從直角走線(xiàn)，差分走線(xiàn)，蛇形線(xiàn)等三個(gè)方面來(lái)闡述。1. 直角走線(xiàn)直角走線(xiàn)一般是PCB布線(xiàn)中要求盡量避免的情況，也幾乎成為衡量布線(xiàn)好壞的標準之一，那么直角走線(xiàn)究竟會(huì )對信號傳輸產(chǎn)生多大的影響呢？從原理上說(shuō)，直角走線(xiàn)會(huì )使傳輸線(xiàn)的線(xiàn)寬發(fā)生變化，造成阻抗的不連續。

其實(shí)不光是直角走線(xiàn)，頓角，銳角走線(xiàn)都可能會(huì )造成阻抗變化的情況。直角走線(xiàn)的對信號的影響就是主要體現在三個(gè)方面：一是拐角可以等效為傳輸線(xiàn)上的容性負載，減緩上升時(shí)間；二是阻抗不連續會(huì )造成信號的反射；三是直角尖端產(chǎn)生的EMI。

傳輸線(xiàn)的直角帶來(lái)的寄生電容可以由下面這個(gè)經(jīng)驗公式來(lái)計算：-C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效電容（單位：pF）,W指走線(xiàn)的寬度（單位：inch），εr指介質(zhì)的介電常數，Z0就是傳輸線(xiàn)的特征阻抗。舉個(gè)例子，對于一個(gè)4Mils的50歐姆傳輸線(xiàn)（εr為4.3）來(lái)說(shuō)，一個(gè)直角帶來(lái)的電容量大概為0.0101pF，進(jìn)而可以估算由此引起的上升時(shí)間變化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通過(guò)計算可以看出，直角走線(xiàn)帶來(lái)的電容效應是極其微小的。

由于直角走線(xiàn)的線(xiàn)寬增加，該處的阻抗將減小，于是會(huì )產(chǎn)生一定的信號反射現象，我們可以根據傳輸線(xiàn)章節中提到的阻抗計算公式來(lái)算出線(xiàn)寬增加后的等效阻抗，然后根據經(jīng)驗公式計算反射系數：ρ=（Zs-Z0）/(Zs+Z0)，一般直角走線(xiàn)導致的阻抗變化在7%-20%之間，因而反射系數最大為0.1左右。而且，從下圖可以看到，在W/2線(xiàn)長(cháng)的時(shí)間內傳輸線(xiàn)阻抗變化到最小，再經(jīng)過(guò)W/2時(shí)間又恢復到正常的阻抗，整個(gè)發(fā)生阻抗變化的時(shí)間極短，往往在10ps之內，這樣快而且微小的變化對一般的信號傳輸來(lái)說(shuō)幾乎是可以忽略的。

很多人對直角走線(xiàn)都有這樣的理解，認為尖端容易發(fā)射或接收電磁波，產(chǎn)生EMI，這也成為許多人認為不能直角走線(xiàn)的理由之一。然而很多實(shí)際測試的結果顯示，直角走線(xiàn)并不會(huì )比直線(xiàn)產(chǎn)生很明顯的EMI。

也許目前的儀器性能，測試水平制約了測試的精確性，但至少說(shuō)明了一個(gè)問(wèn)題，直角走線(xiàn)的輻射已經(jīng)小于儀器本身的測量誤差。總的說(shuō)來(lái)，直角走線(xiàn)并不是想象中的那么可怕。

至少在GHz以下的應用中，其產(chǎn)生的任何諸如電容，反射，EMI等效應在TDR測試中幾乎體現不出來(lái)，高速PCB設計工程師的重點(diǎn)還是應該放在布局，電源/地設計，走線(xiàn)設計，過(guò)孔等其他方面。當然，盡管直角走線(xiàn)帶來(lái)的影響不是很?chē)乐兀⒉皇钦f(shuō)我們以后都可以走直角線(xiàn)，注意細節是每個(gè)優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著(zhù)數字電路的飛速發(fā)展，PCB工程師處理的信號頻率也會(huì )不斷提高，到10GHz以上的RF設計領(lǐng)域，這些小小的直角都可能成為高速問(wèn)題的重點(diǎn)對象。

2. 差分走線(xiàn)差分信號（Differential Signal）在高速電路設計中的應用越來(lái)越廣泛，電路中最關(guān)鍵的信號往往都要采用差分結構設計，什么另它這么倍受青睞呢？在PCB設計中又如何能保證其良好的性能呢？帶著(zhù)這兩個(gè)問(wèn)題，我們進(jìn)行下一部分的討論。何為差分信號？通俗地說(shuō)，就是驅動(dòng)端發(fā)送兩個(gè)等值、反相的信號，接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷邏輯狀態(tài)“0”還是“1”。

而承載差分信號的那一對走線(xiàn)就稱(chēng)為差分走線(xiàn)。差分信號和普通的單端信號走線(xiàn)相比，最明顯的優(yōu)勢體現在以下三個(gè)方面：a.抗干擾能力強，因為兩根差分走線(xiàn)之間的耦合很好，當外界存在噪聲干擾時(shí)，幾乎是同時(shí)被耦合到兩條線(xiàn)上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。

b.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場(chǎng)可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。c.時(shí)序定位精確，由于差分信號的開(kāi)關(guān)變化是位于兩個(gè)信號的交點(diǎn)，而不像普通單端信號依靠高低兩個(gè)閾值電壓判斷，因而受工藝，溫度的影響小，能降低時(shí)序上的誤差，同時(shí)也更適合于低幅度信號的電路。

目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號技術(shù)。對于PCB工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線(xiàn)中能完全發(fā)揮差分走線(xiàn)的這些優(yōu)勢。

也許只要是接觸過(guò)Layout的人都會(huì )了解差分走線(xiàn)的一般要求，那就是“等長(cháng)、等距”。等長(cháng)是為了保證兩個(gè)差分信號時(shí)刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射。

“盡量靠近原則”有時(shí)候也是差分走線(xiàn)的要求之一。但所有這些規則都不是用來(lái)生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸的本質(zhì)。

下面重點(diǎn)討論一下PCB差分信號設計中幾個(gè)常見(jiàn)的誤區。誤區一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線(xiàn)彼此為對方提供回流途徑。

造成這種誤區的原因是被表面現象迷惑，或者對高速信號傳輸的機理認識還不夠深入。從圖1-8-15的接收端的結構可以看到，晶。

3.AltiumDesigner入門(mén)教程

Altium Designer 是業(yè)界首例將設計流程、集成化PCB 設計、可編程器件（如 FPGA）設計和基于處理器設計的嵌入式軟件開(kāi)發(fā)功能整合在一起的產(chǎn)品，一種同時(shí)進(jìn)行PCB和FPGA設計以及嵌入式設計的解決方案，具有將設計方案從概念轉變?yōu)樽罱K成品所需的全部功能。

2005年年底，Protel軟件的原廠(chǎng)商 Altium公 司推出了Protel系列的最新高端版本Altium Designer 6.0。 Altium Designer 6.0，它是完全一體化電子產(chǎn)品開(kāi)發(fā)系統的一個(gè)新版本，也是業(yè)界第一款也是唯一一種完整的板級設計解決方案。

這款最新高端版本Altium Designer 6.除了全面繼承包括99SE,Protel2004在內的先前一系列版本的功能和優(yōu)點(diǎn)以外，還增加了許多改進(jìn)和很多高端功能。Altium Designer 6.0拓寬了板級設計的傳統界限，全面集成了FPGA設計功能和 SOPC設計實(shí)現功能，從而允許工程師能將系統設計中的FPGA與PCB設計以及嵌入式設計集成在一起。

在PCB部分，除了Protel2004中的多通道復制；實(shí)時(shí)的、阻抗控制布線(xiàn)功能；SitusTM自動(dòng)布線(xiàn)器等新功能以外，Altium Designer 6.0還著(zhù)重在：差分對布線(xiàn)，FPGA器件差分對管腳的動(dòng)態(tài)分配， PCB和FPGA之間的全面集成，從而實(shí)現了自動(dòng)引腳優(yōu)化和非凡的布線(xiàn)效果。還有PCB文件切片，PCB多個(gè)器件集體操作，在PCB文件中支持多國語(yǔ)言 （中文、英文、德文、法文、日文），任意字體和大小的漢字字符輸入，光標跟隨在線(xiàn)信息顯示功能，光標點(diǎn)可選器件列表，復雜BGA器件的多層自動(dòng)扇出，提供 了對高密度封裝（如 BGA）的交互布線(xiàn)功能， 總線(xiàn)布線(xiàn)功能，器件精確移動(dòng)，快速鋪銅等功能。

本頁(yè)內容：《AltiumDesigner入門(mén)教程在線(xiàn)觀(guān)看》《AltiumDesigner入門(mén)教程下載》 /edu/27/429/。